PS/2接口協議解析及應用
PS/2接口協議解析及應用/摘要：文中詳細介紹了PS/2接口協議的內容、電氣特性和標準鍵盤的第二套鍵盤掃描碼集。給出了基于嵌入式系統的PS/2接口的軟、硬件實現方法，并介紹了工控PC外接雙鍵盤的解決方案。
１ ＰＳ／２連連接口標準的發展過程
--計算機數值數值工業的發展，作為計算機數值數值常用寫入設備的鍵盤也日新月異。１９８１年ＩＢＭ推出了ＩＢＭＰＣ／ＸＴ鍵盤及其連連接口標準。該標準定義了８３鍵，應用５腳ＤＩＮ連接器和簡便的串行協議。實際上，第一套鍵盤掃描碼集并沒有主機到鍵盤的命令。為此，１９８４年ＩＢＭ推出了ＩＢＭＡＴ鍵盤連連接口標準。該標準定義了８４～１０１鍵，應用５腳ＤＩＮ連接器和雙向串行通訊協議，此協議依照第二套鍵盤掃描碼集設定有８個主機到鍵盤的命令。到了１９８７年，ＩＢＭ又推出了ＰＳ／２鍵盤連連接口標準。該標準仍舊定義了８４～１０１鍵，但是應用６腳ｍｉｎｉ－ＤＩＮ連接器，該連接器在封裝上更小巧，仍然用雙向串行通訊協議并而而且提供有可選用的第三套鍵盤掃描碼集，同時支持１７個主機到鍵盤的命令。現在，市面上的鍵盤全部和ＰＳ／２及ＡＴ鍵盤兼容，只是功能不一樣而已。
２ ＰＳ／２連連接口硬件
２．１ 物理連接器
一般，設定有五腳連接器的鍵盤稱之為ＡＴ鍵盤，而設定有六腳ｍｉｎｉ－ＤＩＮ連接器的鍵盤則稱之為ＰＳ／２鍵盤。其實這兩種連接器全部只有四個腳有意義。它們分別是Ｃｌｏｃｋ（時鐘腳）、Ｄａｔａ?數值腳 、＋５Ｖ（電源腳）和Ｇｒｏｕｎｄ（電源地）。在ＰＳ／２鍵盤與ＰＣ機的物理連接上只要保證這四根線一一對應就可以了。ＰＳ／２鍵盤靠ＰＣ的ＰＳ／２端口提供＋５Ｖ電源，另外兩個腳Ｃｌｏｃｋ（時鐘腳）和Ｄａｔａ?數值腳 全部是集電極開路的，所以必須接大阻值的上拉電阻。它們平時保持高電平，有輸出時才被拉到低電平，之后自動上浮到高電平。現在對比常用的連接器如圖１所示。
２．２ 電氣特性
ＰＳ／２通訊協議是一種雙向同步串行通訊協議。通訊的兩端經過Ｃｌｏｃｋ（時鐘腳）同步，并經過Ｄａｔａ（數值腳）交換數值。任何一方如果想抑制另外一方通訊時，只需要把Ｃｌｏｃｋ（時鐘腳）拉到低電平。如果是ＰＣ機和ＰＳ／２鍵盤間的通訊，則ＰＣ機必須做主機，也就是說，ＰＣ機可以抑制ＰＳ／２鍵盤發送數值，而ＰＳ／２鍵盤則不會抑制ＰＣ機發送數值。一般兩設備間傳輸數值的大時鐘頻率是３３ｋＨｚ，大多數ＰＳ／２設備作業在１０～２０ｋＨｚ。推薦值在１５ｋＨｚ左右，也就是說，Ｃｌｏｃｋ（時鐘腳）高、低電平的持續時間全部為４０μｓ。每一數值幀含有１１～１２個位，具體含義如表１所列。
表1 數值幀格式說明
1個起始位 總是邏輯0
8個數值位 （LSB）低位在前
1個奇偶校驗位 奇校驗
1個停止位 總是邏輯1
1個應答位 僅用在主機對設備的通訊中
表中，如果數值位中１的個數為偶數，校驗位就為１；如果數值位中１的個數為奇數，校驗位就為０；--數值位中１的個數加上校驗位中１的個數總為奇數，因此總實行奇校驗。
２．３ ＰＳ／２設備和ＰＣ機的通訊
ＰＳ／２設備的Ｃｌｏｃｋ（時鐘腳）和Ｄａｔａ?數值腳 全部是集電極開路的，平時全部是高電平。當ＰＳ／２設備等待發送數值時，它首先查驗Ｃｌｏｃｋ（時鐘腳）以確認其是否為高電平。如果是低電平，則認為是ＰＣ機抑制了通訊，此時它必須緩沖需要發送的數值直到重新獲取總線的控制權（一般ＰＳ／２鍵盤有１６個字節的緩沖區，而ＰＳ／２鼠標只有一個緩沖區僅存儲后一個要發送的數值）。如果Ｃｌｏｃｋ（時鐘腳）為高電平，ＰＳ／２設備便開始將數值發送到ＰＣ機。一般全部是由ＰＳ／２設備產生時鐘信號。發送時一般全部是按照數值幀格式順序發送。其中數值位在Ｃｌｏｃｋ（時鐘腳）為高電平時準備好，在Ｃｌｏｃｋ（時鐘腳）的下降沿被ＰＣ機讀入。ＰＳ／２設備到ＰＣ機的通訊時序如圖２所示。
當時鐘頻率為１５ｋＨｚ時，從Ｃｌｏｃｋ（時鐘腳）的上升沿到數值位轉變時間至少要５μｓ。數值改變到Ｃｌｏｃｋ（時鐘腳）下降沿的時間至少也有５ μｓ，但不能大于２５ μｓ，這是由ＰＳ／２通訊協議的時序規定的。如果時鐘頻率是其它值，功能數值的內容應稍作調動。
上述討論中傳輸的數值是指對特定鍵盤的編碼或者對特定命令的編碼。一般應用第二套掃描碼集所規定的碼值來編碼。其中鍵盤碼分為通碼（Ｍａｋｅ）和斷碼（Ｂｒｅａｋ）。通碼是按鍵接通時所發送的編碼，用兩位十六進制數來表示，斷碼通常是按鍵斷開時所發送的編碼，用四位十六進制數來表示。
３ ＰＳ／２連連接口的嵌入式系統編程方法
ＰＳ／２設備主要用來產生同步時鐘信號和讀寫數值。
３．１ ＰＳ／２向ＰＣ機發送一個字節
從ＰＳ／２向ＰＣ機發送一個字節可按照下面的步驟實行：
(１)檢驗測量試驗時鐘線電平，如果時鐘線為低，則延時５０μｓ；
(２)檢驗測量試驗判別時鐘信號是否為高，為高，則向下執行，為低，則轉到(１)；
(３)檢驗測量試驗數值線是否為高，如果為高則繼續執行，如果為低，則放棄發送（此時ＰＣ機在向ＰＳ／２設備發送數值，所以ＰＳ／２設備要轉移到接收程序處接收數值）；
(４)延時２０μｓ（如果此時正在發送起始位，則應延時４０μｓ）；
（５）輸出起始位（０）到數值線上。這里要注意的是：在送出每一位后全部要檢驗測量試驗時鐘線，以保證ＰＣ機沒有抑制ＰＳ／２設備，如果有則中止發送；
（６）輸出８個數值位到數值線上；
（７）輸出校驗位；
（８）輸出停止位（１）；
（９）延時３０μｓ（如果在發送停止位時釋放時鐘信號則應延時５０μｓ）；
經過以下步驟可發送單個位：
（１）準備數值位（將需要發送的數值位放到數值線上）；
（２）延時２０μｓ；
（３）把時鐘線拉低；
（４）延時４０μｓ；
（５）釋放時鐘線；
（６）延時２０μｓ。
３．２ ＰＳ／２設備從ＰＣ機接收一個字節
由于ＰＳ／２設備能提供串行同步時鐘，--如果ＰＣ機發送數值，則ＰＣ機要先把時鐘線和數值線置為請求發送的狀態。ＰＣ機經過下拉時鐘線大于１００μｓ來抑制通訊，并而而且經過下拉數值線發出請求發送數值的信號，然后釋放時鐘。當ＰＳ／２設備檢驗測量試驗到需要接收的數值時，它會產生時鐘信號并記錄下面８個數值位和一個停止位。主機此時在時鐘線變為低時準備數值到數值線，可以在時鐘上升沿鎖存數值。而ＰＳ／２設備則要協作ＰＣ機才能讀到準確的數值。具體連接步驟如下：
（１）等待時鐘線為高電平。
（２）判別數值線是否為低，為高則錯誤退出，否則繼續執行。
（３）讀地址線上的數值內容，共８個ｂｉｔ，每讀完一個位，全部應檢驗測量試驗時鐘線是否被ＰＣ機拉低，如果被拉低則要中止接收。
（４）讀地址線上的校驗位內容，１個ｂｉｔ。
（５）讀停止位。
（６）如果數值線上為０（即還是低電平），ＰＳ／２設備繼續產生時鐘，直到接收到１而而且產生出錯信號為止（因為停止位是１，如果ＰＳ／２設備沒有讀到停止位，則表明此次傳輸出錯）。
（７ 輸出應答位。
（８） 檢驗測量試驗奇偶校驗位，如果校驗失敗，則產生錯誤信號以表明此次傳輸出現錯誤。
（９）延時４５ μｓ，以便ＰＣ機實行下一次傳輸。
讀數值線的步驟如下：
（１）延時２０μｓ；
（２）把時鐘線拉低?
（３）延時４０μｓ?
（４）釋放時鐘線?
（５）延時２０μｓ?
（６）讀數值線。
下面的步驟可用來發出應答位；
（１）延時１５μｓ；
（２）把數值線拉低；
（３）延時５μｓ；
（４）把時鐘線拉低；
（５）延時４０μｓ；
（６）釋放時鐘線；
（７）延時５μｓ；
（８）釋放數值線。
--計算機數值數值工業的發展，作為計算機數值數值常用寫入設備的鍵盤也日新月異。１９８１年ＩＢＭ推出了ＩＢＭＰＣ／ＸＴ鍵盤及其連連接口標準。該標準定義了８３鍵，應用５腳ＤＩＮ連接器和簡便的串行協議。實際上，第一套鍵盤掃描碼集并沒有主機到鍵盤的命令。為此，１９８４年ＩＢＭ推出了ＩＢＭＡＴ鍵盤連連接口標準。該標準定義了８４～１０１鍵，應用５腳ＤＩＮ連接器和雙向串行通訊協議，此協議依照第二套鍵盤掃描碼集設定有８個主機到鍵盤的命令。到了１９８７年，ＩＢＭ又推出了ＰＳ／２鍵盤連連接口標準。該標準仍舊定義了８４～１０１鍵，但是應用６腳ｍｉｎｉ－ＤＩＮ連接器，該連接器在封裝上更小巧，仍然用雙向串行通訊協議并而而且提供有可選用的第三套鍵盤掃描碼集，同時支持１７個主機到鍵盤的命令。現在，市面上的鍵盤全部和ＰＳ／２及ＡＴ鍵盤兼容，只是功能不一樣而已。
２ ＰＳ／２連連接口硬件
２．１ 物理連接器
一般，設定有五腳連接器的鍵盤稱之為ＡＴ鍵盤，而設定有六腳ｍｉｎｉ－ＤＩＮ連接器的鍵盤則稱之為ＰＳ／２鍵盤。其實這兩種連接器全部只有四個腳有意義。它們分別是Ｃｌｏｃｋ（時鐘腳）、Ｄａｔａ?數值腳 、＋５Ｖ（電源腳）和Ｇｒｏｕｎｄ（電源地）。在ＰＳ／２鍵盤與ＰＣ機的物理連接上只要保證這四根線一一對應就可以了。ＰＳ／２鍵盤靠ＰＣ的ＰＳ／２端口提供＋５Ｖ電源，另外兩個腳Ｃｌｏｃｋ（時鐘腳）和Ｄａｔａ?數值腳 全部是集電極開路的，所以必須接大阻值的上拉電阻。它們平時保持高電平，有輸出時才被拉到低電平，之后自動上浮到高電平。現在對比常用的連接器如圖１所示。
２．２ 電氣特性
ＰＳ／２通訊協議是一種雙向同步串行通訊協議。通訊的兩端經過Ｃｌｏｃｋ（時鐘腳）同步，并經過Ｄａｔａ（數值腳）交換數值。任何一方如果想抑制另外一方通訊時，只需要把Ｃｌｏｃｋ（時鐘腳）拉到低電平。如果是ＰＣ機和ＰＳ／２鍵盤間的通訊，則ＰＣ機必須做主機，也就是說，ＰＣ機可以抑制ＰＳ／２鍵盤發送數值，而ＰＳ／２鍵盤則不會抑制ＰＣ機發送數值。一般兩設備間傳輸數值的大時鐘頻率是３３ｋＨｚ，大多數ＰＳ／２設備作業在１０～２０ｋＨｚ。推薦值在１５ｋＨｚ左右，也就是說，Ｃｌｏｃｋ（時鐘腳）高、低電平的持續時間全部為４０μｓ。每一數值幀含有１１～１２個位，具體含義如表１所列。
表1 數值幀格式說明
1個起始位 總是邏輯0
8個數值位 （LSB）低位在前
1個奇偶校驗位 奇校驗
1個停止位 總是邏輯1
1個應答位 僅用在主機對設備的通訊中
表中，如果數值位中１的個數為偶數，校驗位就為１；如果數值位中１的個數為奇數，校驗位就為０；--數值位中１的個數加上校驗位中１的個數總為奇數，因此總實行奇校驗。
２．３ ＰＳ／２設備和ＰＣ機的通訊
ＰＳ／２設備的Ｃｌｏｃｋ（時鐘腳）和Ｄａｔａ?數值腳 全部是集電極開路的，平時全部是高電平。當ＰＳ／２設備等待發送數值時，它首先查驗Ｃｌｏｃｋ（時鐘腳）以確認其是否為高電平。如果是低電平，則認為是ＰＣ機抑制了通訊，此時它必須緩沖需要發送的數值直到重新獲取總線的控制權（一般ＰＳ／２鍵盤有１６個字節的緩沖區，而ＰＳ／２鼠標只有一個緩沖區僅存儲后一個要發送的數值）。如果Ｃｌｏｃｋ（時鐘腳）為高電平，ＰＳ／２設備便開始將數值發送到ＰＣ機。一般全部是由ＰＳ／２設備產生時鐘信號。發送時一般全部是按照數值幀格式順序發送。其中數值位在Ｃｌｏｃｋ（時鐘腳）為高電平時準備好，在Ｃｌｏｃｋ（時鐘腳）的下降沿被ＰＣ機讀入。ＰＳ／２設備到ＰＣ機的通訊時序如圖２所示。
當時鐘頻率為１５ｋＨｚ時，從Ｃｌｏｃｋ（時鐘腳）的上升沿到數值位轉變時間至少要５μｓ。數值改變到Ｃｌｏｃｋ（時鐘腳）下降沿的時間至少也有５ μｓ，但不能大于２５ μｓ，這是由ＰＳ／２通訊協議的時序規定的。如果時鐘頻率是其它值，功能數值的內容應稍作調動。
上述討論中傳輸的數值是指對特定鍵盤的編碼或者對特定命令的編碼。一般應用第二套掃描碼集所規定的碼值來編碼。其中鍵盤碼分為通碼（Ｍａｋｅ）和斷碼（Ｂｒｅａｋ）。通碼是按鍵接通時所發送的編碼，用兩位十六進制數來表示，斷碼通常是按鍵斷開時所發送的編碼，用四位十六進制數來表示。
３ ＰＳ／２連連接口的嵌入式系統編程方法
ＰＳ／２設備主要用來產生同步時鐘信號和讀寫數值。
３．１ ＰＳ／２向ＰＣ機發送一個字節
從ＰＳ／２向ＰＣ機發送一個字節可按照下面的步驟實行：
(１)檢驗測量試驗時鐘線電平，如果時鐘線為低，則延時５０μｓ；
(２)檢驗測量試驗判別時鐘信號是否為高，為高，則向下執行，為低，則轉到(１)；
(３)檢驗測量試驗數值線是否為高，如果為高則繼續執行，如果為低，則放棄發送（此時ＰＣ機在向ＰＳ／２設備發送數值，所以ＰＳ／２設備要轉移到接收程序處接收數值）；
(４)延時２０μｓ（如果此時正在發送起始位，則應延時４０μｓ）；
（５）輸出起始位（０）到數值線上。這里要注意的是：在送出每一位后全部要檢驗測量試驗時鐘線，以保證ＰＣ機沒有抑制ＰＳ／２設備，如果有則中止發送；
（６）輸出８個數值位到數值線上；
（７）輸出校驗位；
（８）輸出停止位（１）；
（９）延時３０μｓ（如果在發送停止位時釋放時鐘信號則應延時５０μｓ）；
經過以下步驟可發送單個位：
（１）準備數值位（將需要發送的數值位放到數值線上）；
（２）延時２０μｓ；
（３）把時鐘線拉低；
（４）延時４０μｓ；
（５）釋放時鐘線；
（６）延時２０μｓ。
３．２ ＰＳ／２設備從ＰＣ機接收一個字節
由于ＰＳ／２設備能提供串行同步時鐘，--如果ＰＣ機發送數值，則ＰＣ機要先把時鐘線和數值線置為請求發送的狀態。ＰＣ機經過下拉時鐘線大于１００μｓ來抑制通訊，并而而且經過下拉數值線發出請求發送數值的信號，然后釋放時鐘。當ＰＳ／２設備檢驗測量試驗到需要接收的數值時，它會產生時鐘信號并記錄下面８個數值位和一個停止位。主機此時在時鐘線變為低時準備數值到數值線，可以在時鐘上升沿鎖存數值。而ＰＳ／２設備則要協作ＰＣ機才能讀到準確的數值。具體連接步驟如下：
（１）等待時鐘線為高電平。
（２）判別數值線是否為低，為高則錯誤退出，否則繼續執行。
（３）讀地址線上的數值內容，共８個ｂｉｔ，每讀完一個位，全部應檢驗測量試驗時鐘線是否被ＰＣ機拉低，如果被拉低則要中止接收。
（４）讀地址線上的校驗位內容，１個ｂｉｔ。
（５）讀停止位。
（６）如果數值線上為０（即還是低電平），ＰＳ／２設備繼續產生時鐘，直到接收到１而而且產生出錯信號為止（因為停止位是１，如果ＰＳ／２設備沒有讀到停止位，則表明此次傳輸出錯）。
（７ 輸出應答位。
（８） 檢驗測量試驗奇偶校驗位，如果校驗失敗，則產生錯誤信號以表明此次傳輸出現錯誤。
（９）延時４５ μｓ，以便ＰＣ機實行下一次傳輸。
讀數值線的步驟如下：
（１）延時２０μｓ；
（２）把時鐘線拉低?
（３）延時４０μｓ?
（４）釋放時鐘線?
（５）延時２０μｓ?
（６）讀數值線。
下面的步驟可用來發出應答位；
（１）延時１５μｓ；
（２）把數值線拉低；
（３）延時５μｓ；
（４）把時鐘線拉低；
（５）延時４０μｓ；
（６）釋放時鐘線；
（７）延時５μｓ；
（８）釋放數值線。
